PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-095954

(43) Date of publication of application: 12.04.1996

(51)Int.CI.

G06F 17/14 H03H 17/02 H03M 7/30 H04B 1/713

(21)Application number: 06-231326

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

27.09.1994

(72)Inventor: YAMASHITA AKIRA


HORIGUCHI KENJI WATANABE AKIHIKO

(54) WALSH CODE GENERATING CIRCUIT

(57) Abstract:

PURPOSE: To minimize a Walsh code generating circuit by serially connecting and arranging (n-m) stages of inverting/non-inverting circuits.

CONSTITUTION: Concerning inputted Walsh number words A0-A7 and index number words T0-T7 in sequences, a partial Walsh code is generated for loworder one bit A0 and T0 by a Walsh generating circuit 100, and the final Walsh code can be provided by outputting that Walsh code through inverting/noninverting circuits 201-207 to decide either inversion or non-inversion corresponding to A1-A7 and T1-T7. Since it is not necessary to store the Walsh codes in the format of a table, the circuit can be miniaturized and further, expandability in the case of increasing the number of bits of the input is enhanced.



LEGAL STATUS

[Date of request for examination]

09.11.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-95954

(43)公開日 平成8年(1996)4月12日


(51) Int.Cl. ⁸	識別記号 庁内整理番号	FI	` .	技術表示箇所
				DC//45C/4 (E2/2)
G06F 17/14				
H03H 17/02	B 8842-5 J			
H03M 7/30	A 9382-5K			
		GOGF	15/ 332 S	
t vei	:	Ĥ04J	13/ 00 E	
	審査請求	未請求請求項	[の数1 OL (全 6 頁)	最終頁に続く
(21)出願番号	特願平6-231326	(71)出顧人	000000295	
	,		沖電気工業株式会社	•
(22)出願日	平成6年(1994)9月27日		東京都港区虎ノ門1丁目7	番12号
		(72)発明者	山下 昌	*
•			東京都港区虎ノ門1丁目7	番12号 沖電気
		l' .	工業株式会社内	
		(72)発明者	堀口 健治	
		(14)光明相	,,,	·
		· _	東京都港区虎ノ門1丁目7:	番12号 沖電気
			工業株式会社内	
		i	the same of the sa	

(54) 【発明の名称】 ウオルシュ符号発生回路

(57)【要約】

【 目的】 ウオルシュ符号生成回路を小型化する。

【構成】 入力されたウオルシュ番号語A 0 ~A 7 と系列中のインデックス番号語T 0 ~T 7 に対して、下位1ビット A 0 と T 0 に対してウオルシュ生成回路100によって部分ウオルシュ符号を生成し、そのウオルシュ符号を反転非反転回路201から207を通じて、A 1~A 7 と T 1~T 7 に応じて反転か非反転かを決定し出力することによって最終的なウオルシュ符号を得ることができる。ウオルシュ符号を表の形式で格納する必要の無いことから、回路を小型化することができ、また、入力のビット数が増えたときの拡張性が高くなる。



東京都港区虎ノ門1丁目7番12号

工業株式会社内

(74)代理人 弁理士 鈴木 敏明

【特許請求の範囲】

【 請求項1 】 ウオルシュ番号をn ビットの2 進数で表現したウオルシュ番号語と、ウオルシュ番号に対応したウオルシュ符号系列中の位置を示すインデックスをn ビットの2 進数で表現したインデックス番号語を用いて、対応する1 ビットのウオルシュ符号を出力するウオルシュ符号発生回路において、

ウオルシュ番号語の特定数の下位mビットと、インデックス番号語の前記特定数の下位mビットとを入力として、mビットの部分的ウオルシュ番号語とmビットの部分的インデックス番号語とに対応した1ビットのウオルシュ符号を出力する部分ウオルシュ生成回路と、

前記部分ウオルシュ符号生成回路の出力を初段入力論理値とし、初段が下位からm+1 桁目で且つ最終段が最上位桁となるようにその初段から最終段にかけて1 ビットずつ上位の、前記ウオルシュ番号語の1 ビット 及びそれと桁位置を同じくする前記インデックス番号語の1 ビットと インデックス番号語の前記1 ビットと が共に1 である 論理値を取る場合のみ入力論理値を反転して次段又は出力端へ出力し、ウオルシュ番号語の前記1 ビットとインデックス番号語の前記1 ビットとのいずれか一方が0 なる 論理値を取る場合は入力論理値を次段又は出力端へ出力する、nーm段の反転非反転回路を直列接続配置した、ことを特徴とするウオルシュ符号発生回路。

【発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明は、ウオルシュ(Wa 1 s h) 符号の番号を2 進数で表現したウオルシュ番号語とウオルシュ符号の桁を2 進数で表現したインデックス番号語を入力として、そのウオルシュ番号語インデックス番号語とに対応したウオルシュ符号を1 ビット ずつ出力するウオルシュ符号発生器に関するものであり、特に基地局側から移動局側への送信における拡散符号として、ウオルシュ符号を用いている符号分割多元接続(C D M A) 通信に適用されるウオルシュ符号発生器に関する。

【 従来の技術】従来は、ウオルシュ符号のすべてを表の形で読取専用記憶装置(ROM)などに格納し、そのROMの行アドレス入力にウオルシュ番号を入力し列アドレス入力にインデックス番号を順次入力し、出力側からウオルシュ符号の該当する1ビット出力を順次出力することによってウオルシュ符号を得ていた。

[0 0 0 3]

[0002]

【 発明が解決しようとする課題】しかしながら上記の回路構成では、必要とされる回路規模がウオルシュ符号系列長の2 乗に比例するため、長いウオルシュ符号系列長を持つウオルシュ符号などに対しては、回路規模が非常に大きくなる。また、表の形式を用いて格納するので、ウオルシュ符号の系列長に変更が生じた場合に対してウ

オルシュ符号表の大規模な変更が必要となるため、拡張 性が低いなどの問題があり、LSI 化などに対する障害 となっていた。

[0004]

【課題を解決するための手段】本発明は、nビットの2 進数で表現されるウオルシュ番号語及びインデックス番 号語に関して、それぞれの下位mビットに対する1ビットのウオルシュ符号(部分ウオルシュ符号)を与える部分ウオルシュ符号生成回路と、ウオルシュ番号語とインデックス番号語の上位のn-mビットに対してそれぞれ設けられ、n-m段の反転非反転回路から構成される。各反転非反転回路は、初段は部分ウオルシュ符号生成回路の出力1ビットを、それぞれ入力とするように直列接続配置される。またx段目の反転非反転回路では、ウオルシュ番号語のm+x桁目及びインデックス番号語のm+x桁目を入力とする。そして、最終段の反転非反転回路の出力が、前記のウオルシュ番号語及びインデックス番号語に対応した1ビットのウオルシュ符号となる。

[0005]

【作用】この生成回路にnビットの2進数で表現される ウオルシュ番号語とインデックス番号語が入力される と、部分ウオルシュ符号生成回路は、ウオルシュ番号語 及びインデックス番号語の下位mビットを入力とし、入 力に対応した1ビットのウオルシュ符号を出力する。 部分ウオルシュ符号生成回路からの出力は、初段の反転 非反転回路へ入力される。初段の反転非反転回路ではウ オルシュ番号語及びインデックス番号語のm+1 桁目の 論理値が共に1 の場合のみ入力論理値を反転を行うこと によって、ウオルシュ番号語とインデックス番号語の下 位のm+1 ビット に対する部分ウオルシュ符号を生成 し、2 段目に出力する。このように、各反転非反転回路 における1ビットの出力は、次段の反転非反転回路へ入 力される。そしてx 段目の反転非反転回路では、ウオル シュ番号語のm+x 桁目とインデックス番号語のm+x 桁目とが共に1 である論理値を取る場合のみ入力論理値 を反転することによって、ウオルシュ番号語とインデッ クス番号語の下位のm+xビットに対する部分ウオルシ ュ符号を生成し、次段へ出力する。そして、最終段の反 転非反転回路から、前記のn ビットのウオルシュ番号語 及びインデックス番号語に対応した1 ビット のウオルシ ュ 符号が出力される。

[0006]

【 実施例】次に本発明の実施例について説明する。図1は、本発明の一実施例を表すプロック図である。8 ビット 2 進数のウオルシュ番号語とインデックス番号語を入力とし、その最下位の1 ビット に対する部分ウオルシュ符号生成回路と、上位7 ビット にそれぞれ対応する 7 個の反転非反転回路によって、与えられたウオルシュ番号語とインデックス番号語に対するウオルシュ符号を出力

するものである。この実施例は、8 ビット 2 進数のウオルシュ番号語とインデックス番号語による256 ビットの系列長を持つウオルシュ符号系列から8 ビット 2 進数のインデックス番号語によって指定される1 ビットのウオルシュ符号を出力するものである。本発明においては、部分ウオルシュ生成回路への入力となるウオルシュ番号語とインデックス番号語はなんビットでも良いが、この実施例では1 ビットの例を用いる。

【0007】図1において、A0~A7は8ビットの2 進数で表現されたウオルシュ番号語であり、A7が最上 位ビットでA0が最下位ビットである。T0~T7は8 ビットの2進数で表現されたウオルシュ符号系列中の位 置を表すインデックス番号語であり、T7が最上位ビットでT0が最下位ビットである。100は部分ウオルシュ符号生成回路であり、201~207は信号反転回路である。図1において、ウオルシュ番号語はA0~A7に入力され、インデックス番号語はT0~T7に入力される。部分ウオルシュ符号生成回路100は、2進数で表現されたウオルシュ番号語とインデックス番号語のそれぞれの下位1ビットであるA0とT0を入力とし、論理積回路300において、A0とT0の論理積演算を行 うことによって、下位1ビットに対する1ビットの部分ウオルシュ符号を生成するウオルシュ符号生成回路である。そしてその出力W0は、反転非反転回路201に入力される。反転非反転回路201は、2進数で表現されるウオルシュ番号語の2桁目A1とインデックス番号語の2桁目T1を入力とし、論理積回路301において、A1とT1の論理積演算を行い、その結果と入力W0との排他的論理和演算を排他的論理和回路401で行うことによって、ウオルシュ番号語とインデックス番号語のそれぞれの下位2ビットに対する1ビットの部分ウオルシュ符号W1を生成し出力する。この操作を各反転非反転回路で行い、最終段の反転非反転回路207より、8ビットのウオルシュ符号W7が出力される。

【 0 0 0 8 】 次に、本生成回路の動作について説明する。最初に、ウオルシュ符号の性質について述べる。表 1 に、系列長が1 6 ビットのウオルシュ符号を示す。表 1 のウオルシュ番号及びインデックス番号に対応する符号語は、それぞれ4 ビットである。

[0009]

【 表1 】

インデックス番号

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

ウオルシュ番号


0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 1 1 0 0 0 0 1 1 1 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 0 1 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 n 10 1 1 0 1 0 0 1 1 0 0 1 0 1 11 1 1 1 1 1 1 1 0 0 0 0 0 0 12 0 1 0 1 0 1 0 0 1 0 1 1 13 1 1 1 0 0 1 1 0 0 0 0 1 1 15 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

【 0010】表2に、表1の一部である、系列長が2ビット 従ってウオルシュ番号語とインデックス番号語とがそれぞれ1ビットのウオルシュ符号を示す。また、表3に、系列長が4ビット従ってウオルシュ番号語とインデックス番号語とがそれぞれ2ビットのウオルシュ符号

を、表4 に、系列長が8 ビット 従ってウオルシュ 番号語 とインデックス 番号語とがそれぞれ3 ビット のウオルシ ュ符号を示す。

[0011]

【 表2 】



【 0014】ここで、表2のウオルシュ符号における4ビットのブロックをブロックB1で表わした場合、表3の系列長4ビットのウオルシュ符号は、表3の様にブロックB1が非反転でそのままか、又は反転して繰り返したものとなる。また、系列長4ビットのウオルシュ符号の16ビットブロックをブロックB2で表わした場合、表4の系列長8ビットのウオルシュ符号は、表4のようにブロックB2が非反転でそのままか、又は反転して繰り返したものとなり、同様に、表3の64ビットブロックをブロックB3で表わした場合、表1の系列長16ビットのウオルシュ符号は、ブロックB3が非反転でその

まま又は反転して繰り返したものとなる。そして、反転と非反転とは、ウオルシュ番号語の最上位ビットとインデックス番号語の最上位ビットとが共に論理値の1であるか、又はいずれか一方が0であるかによる。また、系列長が2ビットのウオルシュ符号、すなわち1ビットのウオルシュ符号W(A0,T0)は、表2に示すように、A0=1かつ、T0=1の時1であり、その他の時は0となるので下式の様になる。

[0015]

【数1】

【 0016】また、mビットの2 進数で、ウオルシュ番号A (Am-1…A0) とインデックス番号T (T m-1…T0) が与えられる場合、ウオルシュ符号W (Am-1…W (An-1… R0 , Tn-1…T0)

A 0,T m-1…T 0) は次式を満たす。 【 0 0 1 7 】 【 数2 】

$$= \begin{cases} W \ (A_{n}-2\cdots A_{0}, \ T_{n}-2\cdots T_{0}) & A_{n}-1 \ \text{and} \ T_{n}-1 \neq 1 \end{cases} \text{ $0 \ge 2$}$$

$$= \begin{cases} a_{n} \times W \ (A_{n}-2\cdots A_{0}, \ T_{n}-2\cdots T_{0}) & A_{n}-1 \ \text{and} \ T_{n}-1 = 1 \end{cases} \text{ $0 \ge 2$}$$

$$= W \ (A_{n}-2\cdots A_{0}, \ T_{n}-2\cdots T_{0}) \ \text{xor} \ (A_{n}-1 \ \text{and} \ T_{n}-1)$$

【 0018】以上より、図1において、部分ウオルシュ符号生成回路100は入力A0とT0の論理積演算を行うことによって、ウオルシュ番号語とインデックス番号語の下位1ビットに対するウオルシュ符号を生成する。次に信号反転回路201では、入力A1とT1の論理積演算の結果と上記ウオルシュ符号との排他的論理和演算を行うことによって、ウオルシュ番号語とインデックス番号語下位2ビットに対するウオルシュ符号を生成する。さらに各反転非反転回路において同様の操作を行うことによって、最終的に信号反転回路207より8ビットのウオルシュ番号語とインデックス番号語に対するウオルシュ符号が出力される。

【0019】なお、図1の実施例では256ビット系列長のウオルシュ符号発生回路を示したが、反転非反転回路の段数を増やすことにより、さらに長ビット系列長のウオルシュ符号発生回路を構成することができる。また、図1の実施例は256ビット系列長のウオルシュ符号発生回路として示したが、128系列長や64ビット系列長のウオルシュ符号発生回路として用いることもでき、例えば、図1の入力ビットA7及びT7を論理値0に固定しておくことにより、128系列長のウオルシュ

符号発生回路として機能させることができる。

[0020]

【 発明の効果】以上の説明から明らかなように、本発明では、入力されたウオルシュ番号語とインデックス番号語に対して、より小さいウオルシュ番号に対するウオルシュ符号から拡張して得ることによって、従来のウオルシュ符号をすべて表の形で格納する場合よりも、非常に小さい回路規模で実現することが可能となる。また、ウオルシュ番号が拡張された場合も、反転非反転回路を追加するだけで良いので、従来の方法より拡張性においても優れている。

【図面の簡単な説明】

【 図1 】 本発明のウオルシュ符号生成回路の一実施例を 示すプロック図

【符号の説明】

100 部分ウオルシュ符号生成回路

201~207 反転非反転回路


300~301 論理積回路

401 排他的論理和回路

A0~A7 ウオルシュ番号語

T0~T7 インデックス番号語

【図1】



本発明のウオルシュ符号生成回路

フロント ページの続き

(51)Int.Cl.⁶ 識別記号 庁内整理番号 FI H04B 1/713 技術表示箇所